Los chips de IA ya son demasiado grandes incluso para la nueva litografía de ASML

La carrera por enormes procesadores de IA se ha topado con una limitación inesperada. Las más recientes máquinas de litografía de ASML pueden imprimir elementos más pequeños que antes, pero los aceleradores más grandes de Nvidia y de otros desarrolladores no caben físicamente en el campo de exposición disponible.

El problema está relacionado con la nueva generación EUV High NA. Estas instalaciones de ASML aumentan la apertura numérica de 0,33 a 0,55 y permiten formar elementos con resolución de alrededor de 8 nm. Según el fabricante, con una pasada la tecnología puede crear estructuras 1,7 veces más pequeñas y colocar aproximadamente 2,9 veces más transistores que los actuales sistemas EUV de la familia NXE.

Sin embargo, el aumento de la precisión obligó a cambiar la óptica. High NA utiliza espejos anamórficos, lo que ha reducido el campo de exposición aproximadamente a la mitad. Las máquinas EUV convencionales permiten fabricar chips de alrededor de 800 mm², y desarrolladores como Nvidia y Google ya se han acercado a ese límite. Las nuevas instalaciones, sin trucos adicionales, no pueden transferir por completo un diseño tan grande a la oblea.

Los fabricantes pueden dividir un chip grande en varias áreas y luego alinearlas con precisión mediante exposiciones secuenciales. Ese «cosido» complica la producción, reduce el rendimiento del equipo y añade riesgo de errores de alineación. La limitación resulta especialmente incómoda para los aceleradores de IA, donde los diseñadores intentan aprovechar casi toda el área disponible del chip.

ASML y TSMC propusieron resolver el problema pasando de las actuales máscaras de 6 pulgadas a máscaras fotolitográficas de 12 pulgadas. Un formato mayor debería devolver la posibilidad de exponer chips grandes sin cosido y, a la vez, conservar las ventajas de High NA. Otros fabricantes de microchips y proveedores de equipo han mostrado interés en la iniciativa.

High NA ya ha salido de los laboratorios. Intel emplea equipo de ASML para fabricar capas individuales de los procesadores Core Ultra Series 3 en el nodo Intel 18A. TSMC espera usar High NA en producción masiva de procesos avanzados a partir de 2030. Samsung planea implantar la tecnología para DRAM en 2028, y SK Hynix considera un plazo similar.

El paso a máscaras ampliadas requerirá reconstruir todo un ecosistema de producción, incluidas las propias máscaras, el equipamiento para su fabricación, control y transporte, así como los sistemas de litografía. Por eso no será una solución rápida. ASML espera poner en marcha una línea piloto para el nuevo formato hacia 2031, y preparar el equipo para producción masiva para 2033.

La ganancia puede resultar significativa. El director técnico de ASML, Marco Peters, calcula que, tras pasar a máscaras más grandes, la productividad de las instalaciones aumentará aproximadamente un 40%. Para fábricas en las que una máquina EUV High NA cuesta cientos de millones de euros, ese incremento repercute directamente en el coste unitario de cada chip.

La historia ilustra bien el nuevo problema de la industria de semiconductores. Los ingenieros aún pueden reducir transistores individuales, pero la IA obliga a aumentar al mismo tiempo el tamaño de los propios procesadores. Como resultado, el progreso futuro depende ya no solo de los nanómetros, sino también de cuánto diseño puede transferir una máquina de litografía al silicio en una sola pasada.

Ya en primavera TSMC decidió no precipitarse con High NA, dado que el enorme coste de los nuevos sistemas aún no siempre compensa la ventaja. Ahora, los planes de máscaras de 12 pulgadas muestran qué cambios podrían hacer económicamente más atractiva la tecnología para el mayor fabricante por contrato de chips.

En cambio, Intel empezó a prepararse para la nueva generación de litografía antes que sus competidores. La compañía relaciona EUV High NA con el futuro nodo Intel 14A y espera complementar la impresión más precisa con los nuevos transistores RibbonFET y el sistema de alimentación PowerVia.

Al mismo tiempo, la propia litografía EUV deja de ser una tecnología exclusivamente occidental. A finales de 2025 se supo de un prototipo chino de sistema EUV, creado en el contexto de años de restricciones a la exportación. El equipo chino aún está lejos del nivel de las máquinas en serie de ASML, pero la importancia de la litografía para la carrera mundial por los chips sigue creciendo.